PAT-NO:

JP401232848A

DOCUMENT-IDENTIFIER: JP 01232848 A

TITLE:

SUBSEQUENT SYNCHRONIZING SYSTEM

PUBN-DATE:

September 18, 1989

INVENTOR-INFORMATION: NAME USU, KATSUNORI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC ENG LTD

N/A

APPL-NO: JP63058186

APPL-DATE: March 14, 1988

INT-CL (IPC): H04L007/00

US-CL-CURRENT: 375/356

ABSTRACT:

PURPOSE: To improve the reliability of a DSU (digital line terminator) with a simple constitution by supplying a clock pulse extracted from a data line to each section when the clock pulse from the DSU is interrupted.

CONSTITUTION: A low speed clock pulse CLK from the digital line terminator DSU is received by a clock reception circuit 1, formed into a clock pulse with the TTL level and outputted to a phase synchronizing oscillation circuit 5 via a switching circuit 4. When a clock interruption detection circuit 2 detects the interruption of the clock pulse CLK, the detection circuit 2 operates a switching circuit 2 to supply the clock pulse being the result of frequency-division of a high speed clock pulse HCK extracted from a data line by a

frequency division circuit 3 to the oscillation circuit 5. The oscillation circuit 5 supplies the clock pulse to each section.

COPYRIGHT: (C)1989,JPO&Japio

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平1-232848

⑤Int. Cl. ⁴

識別配号

庁内整理番号

43公開 平成1年(1989)9月18日

H 04 L 7/00 H-6914-5K

B-6914-5K

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称 從属同期方式

> 20特 頭 昭63-58186

@出 昭63(1988) 3月14日

@発 明 者

克

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

日本電気エンジニアリ 勿出 願

東京都港区西新橋3丁目20番4号

ング株式会社

外2名 個代 理 人 弁理士 山川 政樹

1. 発明の名称 從属同期方式

2. 特許請求の範囲

外部からのクロック成分と同期してクロックパ ルスの発生を行なり従属同期方式において、デイ ジタル回線終端装置からの低速クロックペルスを 受信するクロック受信回路と、跛クロック受信回 路のクロック出力が断となつたことを検出するク ロック断検出回路と、データ回線より抽出した高 速クロックパルスを分周し低速クロックパルスと する分周器と、前記クロック断検出回路の検出々 力に応じ前記クロック受信回路の出力からの分周 器の出力へ切換を行なり切換回路と、眩切換回路 の出力と同期した高速クロックパルスを発生する 位相同期発振回路とを備えたことを特徴とする従 展同期方式。

3. 発明の詳細な説明

〔 産業上の利用分野 〕

本発明は、外部からのクロック成分と同期して

クロックパルスの発生を行なり従属同期方式に関 ... するものである。

〔従来の技術〕

従属同期方式は、通信網の各装置間における同 期動作等に用いられて⇒り、通信網の端末装置に おいては、デイジタル回線終端装置(以下、DSU) から供給されるクロックパルスと同期させる方式、 または、データ回級のクロック成分と同期させる 方式が一般に用いられている。

[発明が解決しよりとする課題]

しかし、DSUからのクロックパルスと同期させ る方式では、DSUに多くの端末装置が接続される 場合、別途にクロックパルス分配盤を設けねばな らず、構成が複雑化する欠点を生じている一方、 データ回線のクロック成分を抽出し、これと同期 させる方式では、当該装置が例えばトランスコー ダ等であり、データ回線の中間に位置する場合、 回線全体としての信頼性を低下させる欠点を生じ ている。

〔課題を解決するための手段〕

前述の課題を解決するため、本発明はつぎの手 段により構成するものとなつている。

すなわち、DSUからの低速クロックパルスを 受信するクロック受信回路(以下、CKR)と、これのクロック出力が断となつたことを検出するクロック断検出回路(以下、CKD)と、データ回線より抽出した高速クロックパルスを分周し低速クロックパルスとする分周器(以下、DV)と、CKDの検出を力化応じCKRの出力からDVの出力へ切換を行なり切換回路(以下、SW)と、この SW の出力と同期した高速クロックパルスを発生する位相同期発振回路(以下、PLO)とを備えたものである。

〔作用〕

したがつて、CKRを介するDSUからの低速クロックパルスが到来していれば、SW が CKR の出力を選択してかり、これと同期した高速クロックパルスをPLOが発生し、CKRの出力が断となればSWがDVの出力を選択するため、データ回線から抽出した高速クロックパルスと同期した高速ク

Z.

以上に対し、CKR1の出力が断となれば、CKD 2の検出々力が生じ、これに応じて 8W4がCKR1 の出力から DV3の出力へ切換を行なうため、このときには、PLO5が DV3の出力と位相同期した高速クロックペルスを発生し、各部へ供給を行なうものとなる。

[発明の効果]

以上の説明により明らかなとかと本発明によれば、DSUからの低速クロックパルスを受信回路により受信すると共に、データ回線より抽出した高速クロックパルスを分周して低速クロックパルスを分周して低速クロックパルスとし、受信回路のカーック出力所を検出したとき、受信回路の出力から分周した出力への切換を行なりものとし、この切換出力により位相同リックパルスとの同期を優先とし、これの断に応じてデータロシク成分との同期が行なえるのであるとなり、構成の簡略化かよび信頼性の向上が実現すると共に、ジステム設計の自由度が向上し、特に通

ロックパルスをPLOが発生するものとなる。

〔與施例〕

以下、実施例を示すプロック図によつて本発明 の詳細を説明する。

同図においては、DSUからの低速クロックパルスLCKをCKR1が受信し、TTLレベルのクロックパルスとしたうえ送出しており、このクロック出力をCKD2が監視し、CKR1のクロック出力が断となれば、これの検出々力を送出するものとなつている。

一方、データ回線から抽出した高速クロックパルスHCKをDV3が分周し、低速クロックパルスとしており、この出力およびCKR1の出力はSW4へ与えられ、ことにおいて選択切換が行なわれるものとなつている。

たぶし、SW4は、CKD2の検出々力が生じないとき、CKR1の出力を選択しており、この出力がPLO5へ与えられ、PLO5は、CKR1を介する低速クロックパルス LCKと位相同期した高速クロックパルスを発生し、各部への供給を行なつてい

信網の各装置における従属同期動作において顕著 な効果が得られる。

4. 図面の簡単な説明

図は本発明の実施例を示すプロック図である。 1・・・・クロック受信回路、2・・・・クロック断検出回路、3・・・・分周器、4・・・・ 切換回路、5・・・・位相同期発振回路。

特許出顧人 日本電気エンジニアリング株式会社 代 理 人 山 川 政 樹(ほか2名)

